Micron diz que refrigeração, não os chips, agora limita a IA

O presidente e diretor de tecnologia e produtos da Micron Technology, Scott J. DeBoer, discursou na palestra "From Silicon Innovation to System Intelligence: Architecting the Next Wave of AI" no fórum principal do SEMICON Taiwan 2026, realizado em 2 de setembro no centro de exposições de Nangang, em Taipé. Sua frase deu o tom do dia: a IA agora se expande na velocidade da memória. Anos de avanços técnicos permitiram extrair mais eficiência de cada bit e mais largura de banda de uma capacidade fixa, disse ele, mas isso ainda está longe de suprir a demanda global de construção de data centers — a memória, alertou, seguirá gravemente desabastecida por vários anos.

Largura de banda, capacidade, refrigeração: o triângulo de ferro da IA

Para descrever as três dimensões de um sistema de memória, DeBoer recorreu a uma analogia automotiva que, segundo ele, só tinha bolado naquela mesma manhã. A largura de banda é a potência do motor: precisa continuar subindo para entregar os ganhos de processamento que hoje são tidos como garantidos. A capacidade é o tanque de combustível: quando a largura de banda é escassa, o sistema não precisa de muita capacidade, mas à medida que a largura de banda sobe, a capacidade precisa crescer junto, em um ciclo que se retroalimenta. O terceiro elemento, a refrigeração, são os pneus: por maior que seja o motor ou mais cheio o tanque, um carro com os pneus vazios não anda. Ele disse que o gerenciamento térmico mudou drasticamente no último ano: à medida que a largura de banda sobe em conjunto com os parceiros, tirar o calor do sistema virou o fator que, no fim das contas, determina a velocidade máxima dessa largura de banda. As três condições, frisou, precisam se encaixar ao mesmo tempo — é isso que "IA se expandindo na velocidade da memória" realmente significa.

Segundo DeBoer, a versão da lei de Moore para a memória continua em curva exponencial. Em seus 30 anos no setor, ele viu a DRAM atravessar 15 nós de processo, com o crescimento cada vez mais impulsionado por reformulações de arquitetura do que pela simples miniaturização geométrica — e ainda virão vários outros saltos desse tipo. A densidade da DRAM de ponta já é tão alta que cabem mais de 1.500 capacitores DRAM na largura de um fio de cabelo humano. Transposto para a escala automotiva: um Porsche de 1995, com 270 cavalos, custando 60 mil dólares e rodando 23 milhas por galão, hoje teria quase 3 milhões de cavalos, custaria 5 dólares e rodaria 23 mil milhas por galão.

Três gargalos ainda não resolvidos no encapsulamento avançado

• Pressão lateral sobre o encapsulamento avançado: colocar cada vez mais dados dentro dos chips lógicos por um número fixo de conexões de entrada/saída por milímetro quadrado aumenta constantemente a pressão sobre a densidade de interconexão. A união wafer-to-wafer, já padrão em NAND, precisa se estender à DRAM — mas a capacidade de fabricação e o controle de processo ainda exigem avanços consideráveis.
• Maturidade de fabricação do hybrid bonding, o verdadeiro gargalo: essa técnica de união híbrida ainda é usada em escala relativamente pequena em toda a indústria; os processos die-to-wafer, o empilhamento, a metrologia e a física da união precisam amadurecer bastante antes que uma união confiável em altíssimo volume seja alcançável. A capacidade de fabricação em grande volume está claramente atrasada hoje.
• Refrigeração deixa de ser detalhe e vira projeto estrutural: o calor gerado pela lógica moderna não é uniforme, então a DRAM agora precisa ser projetada caso a caso, conforme o cliente e a aplicação, com caminhos físicos de refrigeração embutidos diretamente nos chips e nas pilhas 3D, levando o calor da camada lógica inferior até a interface de resfriamento no topo. Para DeBoer, esse é o desafio fundamental dos roteiros de largura de banda de HBM4E, HBM5, HBM5E e da memória vertical nos próximos quatro a cinco anos.

Nos data centers, a HBM está no topo da pirâmide de desempenho, mas todo o sistema depende de muito mais do que ela sozinha: módulos DDR de alta densidade e módulos DRAM de baixo consumo agora desempenham um papel maior e mais complexo, movendo modelos para dentro e fora da memória e absorvendo as enormes demandas do cache de chave-valor (KV cache). Os SSDs NAND de alto desempenho, vistos por muitos como um mau negócio há apenas quatro ou cinco anos, se tornaram um motor inesperadamente grande da demanda em data centers. Na borda (edge), robótica e aplicações automotivas também exigem alta largura de banda, mas sob restrições de consumo e custo bem diferentes — o que aumenta ainda mais a pressão sobre uma escassez de DRAM já severa por causa dos data centers. A Micron se comprometeu publicamente a investir cerca de US$ 250 bilhões na próxima década para expandir fábricas nos Estados Unidos, em Taiwan, Singapura e Japão; mas DeBoer frisou que sua palestra não era sobre essa expansão: a tarefa mais urgente no curto prazo é extrair mais da capacidade já existente por meio de inovação e eficiência.

A memória define o preço de um token de IA

Muitos gargalos do sistema não vão mudar tão cedo, explicou DeBoer, então a margem de otimização está principalmente na largura de banda da memória e em como ela é usada com eficiência. Os ganhos de largura de banda da HBM — da HBM3E para as próximas HBM4 e HBM4E — têm sido o principal motor da queda nos custos de "tokenomics" da IA nos últimos anos, uma curva que também se estende a celulares, dispositivos pós-smartphone e aplicações automotivas. O próximo passo é a HBM vertical, que empilha a memória diretamente sobre o chip lógico para uma largura de banda muito maior com capacidade menor, ideal para cargas de inferência famintas por largura de banda — embora essa tecnologia também dependa da maturidade do hybrid bonding. Aproximar fisicamente a memória do processamento, reduzindo resistência e perdas de roteamento, também reduz o custo energético entre HBM e lógica. Sobre a interconexão óptica, DeBoer disse estar mais focado em conexões ópticas chip a chip entre HBM e GPU do que em ligações de rack a rack — um problema mais difícil, com prazo mais longo. Até o encapsulamento de "força bruta" — mais HBM, mais GPUs, sistemas maiores — reduz o custo por token. A própria DRAM também caminha para estruturas 3D; diferente da NAND 3D, ela não vai dobrar a capacidade de uma vez, mas deve bastar para sustentar uma década de crescimento de bits.

A Micron também está ampliando seu fundo de capital de risco focado em IA para entrar mais cedo em startups promissoras, e no fim de agosto anunciou os Micron Research Labs, um compromisso de US$ 10 bilhões ao longo de dez anos para trabalhar com universidades, laboratórios nacionais e startups em pesquisas com horizonte mais longo do que qualquer coisa que a empresa já tenha financiado. DeBoer resumiu a aposta da Micron como uma cadeia completa: fabricação de wafers, colaboração com fabricantes de equipamentos e codesenho em nível de sistema com os clientes. A capacidade, disse ele, acabará se ajustando; a tarefa imediata é extrair o máximo possível do que já existe.

Refrigeração é como pneu: por maior que seja o motor ou mais cheio o tanque, se o pneu estiver vazio, o carro não sai do lugar.

Três gigantes da memória, o mesmo diagnóstico

O alerta de DeBoer não é um caso isolado. Segundo o veículo de tecnologia taiwanês DigiTimes, executivos da Samsung Electronics e da SK Hynix concordaram, no mesmo palco do SEMICON Taiwan 2026, com a Micron de que a HBM 2,5D tradicional, baseada em interposer, está se aproximando de um teto de desempenho, e que a indústria está migrando para o empilhamento vertical 3D e a união em nível de wafer para reduzir o consumo na transmissão e destravar mais largura de banda. Em outra reportagem, a DigiTimes informou ainda que a Micron está explorando arquiteturas de "DRAM de acoplamento estreito" (tightly coupled DRAM) capazes de entregar mais de dez vezes a largura de banda da HBM, com consumo de energia por bit substancialmente menor — evidência de que a lacuna crescente entre o desempenho dos processadores e a largura de banda da memória já é tratada, em toda a indústria, como a restrição que limita até onde o processamento de IA pode escalar, e não apenas um discurso da Micron.

O que isso significa para empresas brasileiras que dependem de capacidade de computação de IA — provedores de nuvem, desenvolvedoras de software de IA, startups que alugam GPU de hyperscalers ou de provedores locais? Um mercado de memória "gravemente desabastecido" não é um alerta abstrato: ele se traduz em prazos de entrega mais longos e preços mais altos para servidores de IA e módulos GPU equipados com HBM sempre que os preços à vista da memória apertam. Garantir contratos de fornecimento com antecedência e reservar margem no orçamento para o encarecimento passa a ser mais realista do que encomendar de última hora. E, como a refrigeração virou um gargalo estrutural por si só, o planejamento térmico e elétrico de data centers e de hardware de IA na borda (edge) passa a pesar tanto quanto o próprio chip.