Imagination dévoile les premiers benchmarks E‑Series GPU montrant des gains d'upscaling IA et de vitesse de pré‑remplissage LLM

Imagination a présenté les toutes premières données de benchmark publiques pour son futur processeur graphique E‑Series. Les résultats, fournis par les laboratoires indépendants LeiPhone et Jon Peddie Research, portent sur deux capacités phares : la Neural Super Resolution (NSR) pour l'upscaling d'images et la phase de pré‑remplissage des grands modèles de langage (LLM) exécutée sur le même silicium.

La technologie NSR, baptisée par Imagination Neural Super Resolution, promet de doubler la résolution d'une image source en seulement 2,3 millisecondes. La mesure a été réalisée dans des conditions contrôlées à l’aide des suites de test LeiPhone et Jon Peddie Research, qui ont appliqué une charge de travail standardisée d’upscaling 4K‑vers‑8K. Aucun autre chiffre de timing ou comparaison n’a été divulgué au‑delà du chiffre de 2,3 ms.

Parallèlement, les benchmarks indiquent que l’étape de pré‑remplissage des LLM – opération gourmande en mémoire qui charge les poids du modèle dans la mémoire du GPU avant l’inférence – s’exécute 4,7 fois plus rapidement sur l’E‑Series que sur la génération précédente D‑Series d’Imagination. LeiPhone et Jon Peddie Research ont observé le même facteur d’accélération sur un éventail de tailles de modèles, bien que les modèles exacts et les configurations de lots n’aient pas été détaillés.

Architecture Matrix‑Accelerator

Un élément central de l’amélioration de performance est l’inclusion d’un accélérateur matriciel dédié au sein du GPU E‑Series. Cet accélérateur prend en charge une gamme de formats de données à faible précision, dont MXFP8, MXFP4, BF16 et FP4. Ces formats sont conçus pour réduire la largeur de bits des opérations tensorielles, augmentant ainsi le débit des multiplications matricielles et des noyaux de convolution qui dominent les charges de travail IA.

Imagination affirme que l’accélérateur matriciel est étroitement couplé au moteur d’ombrage. En intégrant l’unité matricielle directement dans le pipeline du rendu différé basé sur des tuiles (TBDR), les déplacements de données entre le rasteriseur graphique et les blocs de calcul IA sont minimisés. L’analyse de LeiPhone attribue jusqu’à 39 % d’amélioration de l’efficacité énergétique à cette intégration, bien que la méthodologie exacte de mesure ne soit pas révélée.

Pile logicielle unifiée

Une autre affirmation d’Imagination est que l’E‑Series peut être programmée via une pile logicielle unique couvrant les API graphiques traditionnelles (OpenCL, Vulkan) ainsi que les cadres IA (Llama.cpp, ONNX, PyTorch). La société soutient que cela réduit le nombre de pilotes requis et raccourcit les cycles de qualification pour les concepteurs de systèmes sur puce (SoC) qui doivent prendre en charge à la fois le rendu et l’inférence IA sur le même die.

Cette pile unifiée vise à simplifier le développement sur les plateformes embarquées où la mémoire, la puissance et la surface silicium sont limitées. En réutilisant la même infrastructure de pilotes pour le rendu et l’IA, les OEM pourraient potentiellement éviter de maintenir des suites de validation séparées pour les graphismes et les accélérateurs de réseaux neuronaux.

Bande passante et avantages de la compression

Imagination met également en avant les caractéristiques de compression du modèle NSR. Selon la société, le réseau NSR est compressé à environ 65 % de sa taille d’origine. Cette compression se traduit par une réduction de 50 % de la demande de bande passante mémoire comparée à un chemin de rendu natif qui n’utilise pas NSR.

La réduction de la bande passante est particulièrement pertinente pour les SoC visant des écrans haute résolution mais limités par les interfaces mémoire. Imagination indique une bande passante mémoire maximale de 768 GB/s pour la plateforme E‑Series, tout en précisant que les performances réelles dépendront de la part de cette bande passante allouée aux charges graphiques versus IA.

Bien que la compression diminue la pression sur la bande passante, Imagination reconnaît que la qualité visuelle des images upscalées par NSR reste « proche » du rendu natif de référence. Aucun indicateur quantitatif tel que le PSNR ou le SSIM n’a été fourni dans le communiqué de benchmark.

Limitations et architecture hétérogène

Imagination est transparent sur le fait que le GPU E‑Series ne remplace pas les unités de traitement neuronal (NPU) dédiées pour toutes les tâches IA. Les charges nécessitant une latence ultra‑faible ou des opérateurs très spécialisés pourraient rester mieux servies par des NPU conçus à cet effet. La société positionne donc l’E‑Series comme un composant d’un tissu de calcul hétérogène plus large incluant CPU, NPU et autres accélérateurs.

La documentation du benchmark souligne également que l’impact réel dépendra de l’adoption par les développeurs logiciels et des configurations mémoire du SoC. L’accélération de 4,7× du pré‑remplissage LLM, par exemple, suppose un sous‑système mémoire capable de délivrer la bande passante annoncée de 768 GB/s. Des systèmes avec une bande passante moindre pourraient voir des gains réduits.

De même, la latence d’upscaling NSR de 2,3 ms a été mesurée dans des conditions de test idéales. Les documents avertissent que le déploiement industriel pourrait rencontrer des variations dues à la maturité des pilotes, à la limitation thermique ou à l’intégration avec d’autres composants du système.

• Neural Super Resolution double la résolution en 2,3 ms
• Pré‑remplissage LLM 4,7× plus rapide que la D‑Series
• Accélérateur matriciel supporte MXFP8, MXFP4, BF16, FP4
• Pile unifiée réduit le nombre de pilotes sur OpenCL, Vulkan, PyTorch

La liste ci‑dessus résume les quatre chiffres phares publiés par Imagination et les laboratoires de test indépendants. Tous les autres constats de performance restent qualitatifs ou exprimés comme des améliorations relatives sans valeurs absolues.

D’un point de vue pratique, les organisations évaluant l’E‑Series pour des appareils embarqués ou en périphérie doivent mettre en balance les accélérations documentées avec les incertitudes soulignées dans le communiqué de benchmark. Les gains d’efficacité énergétique liés au rendu basé sur des tuiles et à l’intégration de l’unité matricielle suggèrent une consommation moindre par image, ce qui pourrait être précieux pour les produits fonctionnant sur batterie.

Cependant, la dépendance à une pile logicielle unifiée implique que les équipes de développement devront vérifier la compatibilité avec leurs chaînes d’outils existantes. Si une entreprise utilise déjà un NPU dédié pour des inférences critiques en latence, l’E‑Series pourrait compléter plutôt que remplacer ce matériel, nécessitant une partition soigneuse des charges de travail.

La bande passante mémoire reste un facteur décisif. Les systèmes incapables de provisionner les 768 GB/s complets risquent de ne pas atteindre l’amélioration de 39 % d’efficacité énergétique ou l’accélération de 4,7× du pré‑remplissage LLM. Les concepteurs doivent donc évaluer leur sous‑système mémoire dès les premières phases de planification du SoC.

Enfin, les données de benchmark ne garantissent pas une adoption industrielle large. Les fournisseurs de logiciels devront intégrer le nouveau modèle NSR et les API de l’accélérateur matriciel dans leurs moteurs de rendu et leurs cadres IA avant que les utilisateurs finaux ne puissent en profiter. Tant que cette intégration n’est pas réalisée, les chiffres de performance restent des scénarios optimistes observés dans des laboratoires contrôlés.